KOMPIUTERIŲ ELEMENTAI
PRATARMĖ
TURINYS
1. ĮVADAS
1.1. Informacijos skaitmeninis atvaizdavimas
1.1.1. Analoginių dydžių skaitmeninis atvaizdavimas
1.1.2. Skaičiavimo sistemos
1.1.3. Skaitmeninių signalų perdavimas
1.1.4. Dvejetainiai signalai
1.2. Bulio algebra
1.2.1. Pagrindinės Bulio algebros aksiomos ir teoremos
1.2.2. Bulio funkcijų vaizdavimas
1.2.2.1. Funkcijos teisingumo lentelė
1.2.2.3. Karno (Veičo) diagramos
1.2.2.4. Pilnoji funkcijų sistema
1.2.3. Bulio funkcijų minimizavimas
1.2.3.1. Kvaino ir Maklaskio metodas
1.2.3.2. Karno diagramų metodas
1.2.3.3. Nepilnai apibrėžtų funkcijų minimizavimas
1.2.3.4. Bulio funkcijų sistemų minimizavimas
1.3. Puslaidininkiniai prietaisai
1.3.1. pn sandūra
1.3.2. Puslaidininkiniai diodai
1.3.3. Dvipoliai tranzistoriai
1.3.4. Lauko (vienpoliai) tranzistoriai
1.3.5. Jungikliai su dvipoliais tranzistoriais
1.3.6. Jungikliai su lauko tranzistoriais
1.4. Stiprintuvai
1.4.1. Operaciniai stiprintuvai (OS)
1.4.2. Operacinių stiprintuvų taikymas
1.5. Kontroliniai klausimai
2. LOGINIAI ELEMENTAI
2.1. Loginių elementų žymėjimas
2.2. Potencialiniai ir impulsiniai loginiai elementai
2.3. Loginių elementų parametrai
2.3.1. Loginių elementų statinės charakteristikos ir parametrai
2.3.2. Loginių elementų dinaminiai parametrai
2.4. Loginių elementų šeimos
2.4.1. Loginiai elementai iš diskretinių komponentų
2.4.2. DTL elementai
2.4.3. TTL elementai
2.4.4. TTL Šotkio elementai
2.4.5. Sujungtų emiterių logikos (SEL) elementai
2.4.6. Injekcinės logikos (I2L) elementai
2.4.7. Loginiai elementai su MOP tranzistoriais (MOP LE)
2.4.8. GaAs loginiai elementai
2.4.9. Loginių elementų palyginimas
2.5. Mažavoltės sąsajos
2.6. Kontroliniai klausimai
3. LOGINĖS SCHEMOS
3.1. Kombinacinės loginės schemos
3.1.1. Šifratoriai
3.1.2. Dešifratoriai
3.1.3. Kodo keitikliai
3.1.4. Multiplekseriai
3.1.5. Demultiplekseriai
3.1.6. Kombinaciniai sumatoriai
3.1.7. Kombinaciniai skaitikliai
3.1.8. Daugybos įrenginiai
3.1.9. Dalybos įrenginiai
3.1.10. Skaitmeninės palyginimo schemos
3.1.11. Trikdžiai kombinacinėse schemose
3.1.12. Kontrolės schemos
3.2. Nuosekliosios loginės schemos
3.2.1. Trigeriai
3.2.1.1. SR trigeriai (atskirieji)
3.2.1.2. D trigeriai (vėlinimo)
3.2.1.3. JK trigeriai (universalieji)
3.2.1.4. T trigeriai (skaičiavimo)
3.2.1.5. Dvitakčiai trigeriai
3.2.1.6. Dinaminiai trigeriai
3.2.1.7. Gaminami trigeriai ir jų panaudojimas
3.2.2. Baigtiniai automatai
3.2.3. Nuosekliųjų schemų projektavimas
3.2.4. Skaitmeninių schemų sinchronizavimas
3.2.5. Registrai
3.2.6. Skaitikliai
3.2.6.1. Dvejetainiai skaitikliai
3.2.6.2. Ne dvejetainio kodavimo skaitikliai
3.3. Pagalbinės schemos
3.4. Kontroliniai klausimai
4. PROGRAMUOJAMOS LOGINĖS STRUKTŪROS (SCHEMOS)
4.1. Programuojamosios loginės matricos (PLM)
4.2. Programuojamoji matricinė logika PML
4.3. Programuojamųjų loginių schemų (PLS) struktūros
4.4. Baziniai matriciniai kristalai
4.5. Programuojamosios ir perprogramuojamosios DIS ir SDIS struktūros
4.6. Sudėtingos programuojamosios loginės integrinės schemos
4.7. Kontroliniai klausimai
5. ATMINTINĖS
5.1. Atmintinių klasifikavimas
5.2. Atmintinių struktūros
5.3. Statinės atmintinės
5.4. Dinaminės atmintinės
5.5. Atmintinės modulis
5.6. Pastoviosios atmintinės
5.7. Momentinės atmintinės
5.8. Pastoviųjų atmintinių naudojimas
5.9. Kontroliniai klausimai
6. SIGNALŲ ĮVEDIMAS IR IŠVEDIMAS
6.1. Loginių signalų įvedimas ir išvedimas
6.2. Loginių elementų įvesčių valdymas analoginiais signalais
6.3. Analoginių signalų įvedimas ir išvedimas
6.3.1. Diskretizacijos teorema
6.3.2. Diskretizavimas vidurkinant
6.3.3. Baigtinės trukmės signalų diskretizavimas
6.3.4. Diskretizavimo dažnio parinkimas
6.3.5. Kombinuotasis diskretizavimas
6.3.6. Subdiskretizavimas. Šenono teoremos apibendrinimas
6.4. Skaitmeniniai analoginiai keitikliai
6.4.1. SAK, naudojantys impulsinę moduliaciją
6.5. Analoginiai skaitmeniniai keitikliai
6.5.1. Keitiklių paklaidos
6.5.2. Keitiklio skiriamoji geba
6.5.3. Keitiklio tikslumas
6.5.4. ASK keitimo trukmė
6.5.5. ASK įvesties ir išvesties signalai
6.5.6. Analoginio skaitmeninio keitimo metodai
6.5.7. Dinaminės kompensacijos principu veikiantys ASK
6.5.8. Poskiltinio kodavimo ASK
6.5.9. Dvitaktis integruojantis ASK
6.5.10. ASK naudojantys įtampos keitimą į dažnį
6.5.11. Lygiagretieji ASK
6.5.11.1. Programinė ASK realizacija
6.5.11.2. ASK ir kompiuterio sąsajos realizacija
6.5.12. Sąsajos funkcionavimo principai
6.5.13. Programinis sąsajos organizavimas
6.5.14. Duomenų surinkimo sistemos
6.5.15. Vienkanalės sistemos
6.5.16. Išrinkimo ir saugojimo schema
6.5.17. Daugiakanalės sistemos
6.5.17.1. ASK parinkimas
6.5.17.2. ASK naudojimo rekomendacijos
6.6. Kontroliniai klausimai
7. LOGINIŲ SCHEMŲ PROJEKTAVIMAS
7.1. Projektavimo etapai
7.2. Klaidų modeliai ir klaidų padengimas
7.3. Pažintis su ispLever projektavimo sistema
7.3.1. Projekto aplanko sukūrimas
7.3.2. Mikroschemos išrinkimas
7.3.3. Scheminio šaltinio sukūrimas
7.3.4. Schemos lapo dydžio pakeitimas
7.4. Darbas su scheminiu redaktoriumi
7.4.1. Vardų suteikimas magistralei
7.4.2. Sudėtinių vardų suteikimas magistralei
7.4.3. Nuoseklių vardų pridėjimas
7.4.4. Trigerių lygiagretinimas
7.4.5. Įvesties ir išvesties žymių uždėjimas
7.5. Testinių vektorių sudarymas
7.5.1. abv failo sukūrimas
7.5.2. ABEL HDL kalbos struktūra
7.5.3. Struktūros taisyklės
7.5.4. Antraštės struktūra
7.5.5. Deklaracijų sekcija
7.5.5.1. Raktažodis
7.5.5.2. Prietaiso deklaracija
7.5.5.3. Hierarchijos deklaracija
7.5.5.4. Aukščiausio lygio sąsajos deklaravimas
7.5.5.5. Žemesnio lygio sąsajos deklaravimas
7.5.5.6. Funkcinio bloko deklaracija
7.5.5.7. Funkcinio bloko inicijavimo pavyzdys
7.5.5.8. Signalų deklaracija
7.5.5.9. Taškiniai plėtiniai
7.5.5.10. Išvadų deklaravimas
7.5.5.11. Atributai
7.5.6. Būsenų deklaracija
7.5.6.1. Būsenų registro deklaracija
7.5.6.2. Būsenos deklaracija
7.5.6.3. Makrooperacijų deklaracija
7.5.6.4. Bibliotekų deklaracija
7.5.7. Loginių aprašymų sekcija
7.5.7.1. Lygtys
7.5.7.2. Teisingumo lentelės
7.5.7.3. Būsenų aprašymas
7.5.7.4. Testinių vektorių sekcija
7.5.7.5. Pabaigos sekcija
7.6. Suprojektuotos schemos modeliavimas
7.7. Mikroschemos programavimas
7.7.1. Pavyzdys
7.8. Kontroliniai klausimai
8. PROCESORIUS
8.1. Valdymo įrenginys
8.2. Duomenų apdorojimo įrenginys
8.3. Procesoriaus struktūrinė schema
8.3.1. Duomenų ir valdymo signalų srautai
8.3.2. Komandų ir duomenų išdėstymas
8.3.3. Komandos vykdymas
8.3.4. Atmintinės sąsaja
8.4. Apsikeitimas informacija tarp procesoriaus ir atmintinės
8.5. Įvesties išvesties įrenginiai
8.6. Magistralės
8.6.1. Bendras sujungimas
8.6.2. Bendra magistralė
8.7. Perdavimai tarp registrų bendroje magistralėje
8.8. Duomenų perdavimas tarp registrų kelių magistralių įrenginyje
8.9. Paprasto procesoriaus baigtinis automatas
8.9.1. Operacijos dekodavimas
8.9.2. Komandų vykdymas. Skaitymo iš atmintinės operacija
8.9.3. Komandų vykdymas. Rašymas į atmintinę
8.9.4. Komandų vykdymas. Sudėties operacija
8.9.5. Komandų vykdymas. Išsišakojimas
8.9.6. Būsenų diagramos supaprastinimas
8.9.7. Mainų tarp registrų operacijos ir duomenų apdorojimo įrenginio valdymas
8.10. Kontroliniai klausimai
LITERATŪRA