TURINYS
Pratarmė
Įvadas. Integrinių schemų projektavimo procesas
1. Integrinių schemų modeliavimo metodai ir sistemos
1.1. Integrinių KMOP schemų modeliavimo, naudojant Spice modeliavimo sistemą, galimybių tyrimas
1.2. Naujausios Spice šeimos modeliavimo programos
1.3. Integrinių KMOP schemų modeliavimo, naudojant jungiklių lygio aprašus, galimybių tyrimas
1.4. Elektriškai programuojamos pastoviosios atminties ląstelės (EEPROM modeliai
1.5. Integrinių schemų dvipolių tranzistorių modeliai
1.6. Šiuolaikinių IS projektavimo, sintezės ir modeliavimo sistemos
1.7. Literatūra
2. KMOP schemų teoriniai gedimų modeliai
2.1. KMOP tranzistorių lygio schemų gedimų modeliai
2.2. Hierarchiniai gedimų modeliai ir jų taikymo sritys
2.3. Literatūra
3. Įvairių hierarchijos lygių gedimų adekvatumo analizė
3.1. KMOP kombinacijų schemų loginių bei fizinių gedimų adekvatumo analizė
3.2. Signalų sekų schemų modeliavimas ir gedimų analizė
3.3. Literatūra
4. Fizinių integrinės schemos gedimų analizė
4.1. Konstantiniai gedimai KMOP schemose
4.2. KMOP schemų trumpieji jungimai ir pavieniai nutrūkimai
4.3. Gedimų sąryšis esant įvairiems schemos atvaizdavimo lygiams
4.4. Gedimų aptikimo simbolinėje topologijoje metodika
4.5. Literatūra
5. Integrinių schemų topologijos projektavimo metodika
5.1. IS projektavimo uždavinio ypatumai ir projektavimo eiga
5.2. Nestandartinių makroląstelių kūrinio etapai ir metodika
5.3. Tranzistorių lygio integrinės schemos projektavimo metodika
5.4. Automatinio tranzistorių lygio mikroląstelės topologijos projektavimo eiga
5.5. Literatūra